Family list

2 family members for: JP7066415 Derived from 2 applications

Manufacturing method of semiconductor device and thin film transistor with a recrystallized thin semiconductor film.

Inventor: YOSHIOKA TATSUO (JP); TETSUYA

Applicant: MATSUSHITA ELECTRIC IND CO LTD (J

KAWAMURA (JP); (+2)

EC: H01L21/20D2; H01L21/336D2B

IPC: H01L21/265; H01L21/20; H01L21/324 (+

Publication info: EP0641018 A1 - 1995-03-01

2 MANUFACTURE OF SEMICONDUCTOR DEVICE AND THIN-FILM

TRANSISTOR

Inventor: YOSHIOKA TATSUO; KAWAMURA

Applicant: MATSUSHITA ELECTRIC IND CO LTD

TETSUYA; (+2)

EC: H01L21/20D2; H01L21/336D2B

IPC: H01L21/265; H01L21/20; H01L21/324

(+10)

Publication Info: JP7066415 A - 1995-03-10

Data supplied from the esp@cenet database - Worldwide

Also published as:

(A EP0641018 (A

MANUFACTURE OF SEMICONDUCTOR DEVICE AND THIN-FILM TRANSISTOR

Patent number:

JP7066415

Publication date:

1995-03-10

Inventor:

YOSHIOKA TATSUO; KAWAMURA TETSUYA;

FURUTA MAMORU; MIYATA YUTAKA

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

H01L21/265; H01L21/20; H01L21/324; H01L21/336; H01L29/78; H01L29/786; H01L21/02; H01L29/66; (IPC1-7): H01L29/786; H01L21/265; H01L21/268;

H01L21/324; H01L21/336

- european:


H01L21/20D2; H01L21/336D2B


Application number: JP19930208024 19930823 Priority number(s): JP19930208024 19930823


Report a data error he


Abstract of JP7066415

PURPOSE: To provide a thin-film transistor that uses uniform polycrystalline silicon film of good property formed by melting hydrogenated amorphous silicon. CONSTITUTION:A hydrogenated amorphous silicon semiconductor layer 3 of thickness between 500Angstrom and 1500Angstrom is formed in a specified shape on a transparent substrate 1, and Irradiated with laser light. A polycrystalline silicon layer 4 ls formed by melting the layer 3. After a gate insulating film 6 and a gate electrode 7 are formed, and impurities are implanted, an interlayer insulating film is deposited. After that, holes for leading out the electrodes are formed, hydrogen plasma treatment is performed, and source and drain electrodes are formed.









Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平7-66415


(43)公開日 平成7年(1995)3月10日

(51) Int. Cl. "	織別記号		FΙ					
H01L 29/786								
21/336								
21/265								
		9056-4M	HOIL	29/78		311	Y	
				21/26	5		H	
		尔醋蛮蕃	朱荫求	請求	項の数7	OL	(全6頁)	最終質に続く
21)出願番号	特顯平5-208024		(71)世	願人	0000058			•.d. 1 ••• ••• · · · · · · · · · · · · · · ·
(81) FD WH SHE IS	74 494 1 0 800081				松下電器	産業株	式会社	
22) 出願日	平成5年(1993)8月	Ì				字門真1006種	野地	
(4 2) EO MA 13	, , , , , , , , , , , , , , , , , , , ,		(72) 発	明者	吉岡 選	題男		
					大阪府門	真市大	字門真1006	多地 松下電器
					産業株式	会社内		
1			(72)务	明者	川村 包	也		
					大阪府門	9真市大	字門真1006	路地 松下電器
			Ì		産業株式	(会社内		
			(72) 旁	明者	古田 5	}		
					大阪府門	【真市大	字門真1006	醫地 松下電器
					産業株式	t会社内		
			(74) (人理人	弁理士	松田	正道	
								最終頁に統ぐ

(54) 【発明の名称】半導体装置の製造方法及び薄膜トランジスタ

(57) 【要約】

【目的】半導体符膜(水素化アモルファスシリコン薄膜)を溶散結晶化して形成した多結晶シリコン薄膜を用いた薄膜トランジスタに関して、高い均一性と良好な特性を可能とする製造方法を提供することを目的とする。 【構成】 透光性基板1に、膜厚が500人より厚くかつ1500人より薄い水素化アモルファスシリコン半導体層3を所定の形状に形成し、レーザー光を照射し溶融結晶化により多結晶シリコン半導体層4とする。次にゲート絶縁膜6、ゲート電極7を形成し不純物8を注入した後、層間絶縁膜11を堆積する。その後電極取り出し用の穴を形成し、水素プラズマ処理を行い、ソース・ドレイン電極を形成する。



【特許請求の範囲】

【翻求項1】 適光性基板上に、膜厚が500人より厚く 1500人より薄い半導体薄膜を所定の形状に形成する 第1の工程と、前記半導体薄膜にレーザー光を照射する 第2の工程と、前記透光性基板上と半導体薄膜に絶縁性 薄膜 a を堆積する第3の工程と、前記絶縁性薄膜 a 上に 電極aを所定の形状に形成する第4の工程と、前記絶縁 性薄膜a越しに前記半導体薄膜中へ不純物を注入する第 5の工程と、そのようにして出来た前配基板上に絶縁性 **薄膜りを堆積する第6の工程と、前記絶縁性薄膜a、b 10** → 10 の所定の位置に穴を形成する第7の工程と、前記絶縁性 薄膜b上に所定の形状に電橛bを形成する第8の工程と を少なくとも有することを特徴とする半導体装置の製造 方法。

1

【請求項2】第1の工程で形成する半導体薄膜は、シラ ン (SIH.)、ジシラン (Si,H.) 等の主原料ガ ス、もしくは前記主原料ガスと水楽ガスを混合した混合 ガスを、プラズマ分解、熱分解または光分解のうち何れ かの方法を用いて600℃以下の基板温度で堆積するこ とを特徴とする請求項1に記載の半導体装置の製造方 法。

[請求項3] 第2の工程の前に前記半導体薄膜を300 ℃以上で大気中、真空中、窒素雰囲気中または水素雰囲 気中のうち何れかの状態で加熱処理を行うことを特徴と する請求項1に記載の半導体装置の製造方法。

【繭求項4】第6の工程以降で、基板温度を300℃以 上450℃以下として水器プラズマ処理を行う工程を有 することを特徴とする請求項1に配載の半導体装置の製 造方法。

【 請求項5】 半導体層に注入する不純物が、燐及び燐と 30 水索の化合物かポロン及びポロンと水素の化合物の何れ かであり、不純物注入後に基板温度を300℃以上とす る熱工程を有することを特徴とする請求項1に記載の半 導体装置の製造方法。

【請求項6】熱工程が、薄膜堆積工程であることを特徴 とする請求項5に記載の半導体薄膜の製造方法。

【請求項7】ガラス基板上に、水素化アモルファスシリ コン薄膜もしくは微結晶シリコン薄膜を500人より厚 く1500人より苺く堆積後所定の形状に形成する第1 の工程と、真空中もしくは窒素雰囲気中で350℃以上 40 450℃以下で熱処理を行う第2の工程と、前記熱処理 後に前記水衆化アモルファスシリコン薄膜もしくは微結 晶シリコン薄膜をエキシマレーザー光の照射により溶融 結晶化し多結晶シリコン薄膜にする第3の工程と、前記 ガラス基板上と多結晶シリコン薄膜にゲート絶縁膜とし てSiO.、SIN、もしくはSIN、/SIO,を堆積す る第4の工程と、前記ゲート絶縁膜上にゲート電極とし てCr、Al、TlもしくはTa等を堆積し所定の形状 に形成する第5の工程と、前配ゲート電極をマスクとし てゲート絶縁膜越しに前記多結晶シリコン薄膜中へ不純 50 体薄膜を所定の形状に形成する第1の工程と、前記半導

物を注入する第6の工程と、前記ゲート絶縁膜及びゲー ト電極上に層間絶縁膜としてSiO,、 SiN,もしく はSIN, /SiO。を300℃以上の基板温度で堆積す る第7の工程と、前記ゲート絶縁膜及び層間絶縁膜の所 定の位置にコンタクト用の穴を形成する第8の工程と、 前記コンタク用の穴を形成後に基板を300℃以上に加 熱し水素プラズマに囃す処理を行う第9の工程と、前記 層間絶縁膜上に取り出し電極としてAI/Ti、Al、 Ti、CrもしくはTa等を堆積後所定の形状に形成す る第10の工程を経て製造されたことを特徴とする薄膜 トランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、透光性基板上に薄膜ト ランジスタ(以下TFTと称する)を形成する半導体装 **置の製造方法とその製造方法により作製したTFTに関** する.

[0002]

20

【従来の技術】多結晶シリコンを半導体層に用いたTF Tにおいて、多結晶シリコンの形成には、石英等の基板 の上にLP-CVD (Low Pressure-Chemical Vapor De position: 低圧化学気相堆積) 法等により600℃以上 の温度で直接多結晶シリコン薄膜を堆積する方法、水素 化アモルファスシリコン薄膜や微結晶シリコン薄膜等を 600℃以上の温度で固相成長させ多結晶シリコンを形 成させる方法、また水索化アモルファスシリコン薄膜や 微結晶シリコン薄膜等をレーザー光等のエネルギー源を 用いて溶融多結晶化して多結晶シリコン薄膜を形成する 方法等がある。

[0003]

【発明が解決しようとする課題】しかしながら上記従来 の直接基板上に多結晶シリコン薄膜を堆積する方法や水 案化アモルファスシリコン薄膜等を固相成長により多結 **晶シリコン様膜を形成する方法で多結晶シリコンTFT** を作製する場合、基板を最低でも600℃程度に加熱す る必要があり、TFTに用いる基板が限定されてしまう 等の課題を有していた。

【0004】また、レーザー光等のエネルギー源による 溶融多結晶化を用いた多結晶シリコン薄膜の形成方法で は、結晶性や薄膜の均一性を確保することが課題であ り、安定した特性を示すTFTの作製に課題を有してい た。

【0005】本発明は上記従来の課題を解決するもの で、TFTに用いる基板が限定されず、また、結晶性や 苺膜の均一性が確保された半導体装置の製造方法とその 製造方法を用いたTFTを提供することを目的とする。 [0006]

【課題を解決するための手段】本発明では、透光性基板 上に、膜厚が500人より厚く1500人より薄い半導

138

10

3

体薄膜にレーザー光を照射する第2の工程と、前記透光 性基板上と半導体荷膜に絶縁性特膜aを堆積する第3の 工程と、前記絶縁性薄膜a上に電極aを所定の形状に形 成する第4の工程と、前記絶縁性薄膜a越しに前配半導 体態膜中へ不純物を注入する第5の工程と、そのように して出来た前記基板上に絶縁性蒂膜 b を堆積する第6の 工程と、前記絶縁性薄膜a、bの所定の位置に穴を形成 する第7の工程と、前記絶縁性薄膜 6 上に所定の形状に **館機 b を形成する第8の工程とを少なくとも有する半導** 体装置の製造方法である。

[0007]

【作用】上記のように、レーザー光を照射して多結晶シ リコン薄膜を形成することにより、低温(<600℃) で多結晶シリコン薄膜を形成できるため基板の選択範囲 が広がる。

【0008】また、溶融結晶化する水器化アモルファス シリコン薄膜等の膜厚が500人より厚く1500人よ り薄いので、その後のレーザー光照射による溶融結晶化 で形成された多結晶シリコン薄膜を用いたTFTに於 て、照射時のレーザーエネルギー密度に対して良好なト 20 ランジスタ特性を示す領域の移動度と閾値電圧に安定な 領域を有する。

[0009]

【実施例】以下、本発明の実施例について、図面を参照 しながら説明する。

【0010】図1、図2は本発明の一実施例における半 媒体装置の製造方法を示す工程断面図である。図1(8) に示すように、透光性基板1の上にプラズマCVD法等 により水素化アモルファスシリコン薄膜を膜厚1000 A前後で堆積した後、所定の形状にエッチングし、水素 30 化アモルファスシリコン半導体層3を形成する。透光性 基板1にはガラス基板等を用いる。また、半導体層3に は微結晶シリコン薄膜や多結晶薄膜を用いてもよい。こ こで形成した半導体層3を0.1~数10Torrの窒 素雰囲気中で基板温度:350℃~450℃、処理時 間:30~180分間加熱処理を行い半導体層3内に含 まれる水森原子もしくは水素分子を脱離させる。これは 次工程のレーザー光照射による溶融結晶化時の水素の急 激な脱離による突滞を防止するために予め緩やかに水素 の脱離を行うものである。ただし、半導体層3の堆積時 40 の水素含有量が~ 5 atomic %以下であればこの様な加熱 処理を除くことも可能である。また加熱処理は真空中、 大気中で行ってもよい。

【0011】次に同図(b)に示すように、エキシマレー ザー (例えばXeC1、 KェF等) 光5を透光性基板 上に照射して、水素化アモルファスシリコン半導体層3 を多結晶シリコン半導体圏4にする。この時のレーザー エネルギー密度は200~600mJ/cm の範囲とする。 【0012】次に同図(c) に示すように透光性基板上に

0人~5000A程度堆積する。この時ゲート絶縁膜6 としてはSIO。単層以外に、SIO。を2層、SIN。 を単層、SiOtとSINtの2層などが考えられる。ま た、堆積方法としては他にLP-CVD装置、プラズマ CVD装録、光CVD装量、ECR-SP装置やECR -プラズマCVD装置等が考えられる。

【0013】次に同図(d)に示すように、ゲート電極7 としてCr (クロム) を500人~4000 A程度堆積 し、所定の形状にエッチングする。この時電極材料して はA1、多結晶シリコン、Ta、T1等を用いてもよ ٧٧.

【0014】次に図2(e)に示すように、水索希釈した B,H,もしくはPH、をプラズマにより分解、活性化さ せ、さらには電界により加速して不純物を注入する非質 **量分離型のドーピング方法を用いてゲート絶縁膜6越し** に半導体層4中に不純物の注入を行いソース・ドレイン 領域9を形成する。その際ゲート電極7とゲート絶縁膜 6がマスクとなってチャネル領域10は不純物の注入が 生じないためセルフアラインでソース・ドレイン領域9 の形成が行える。

【0015】次に同図(5)に示すように、基板上に層間 絶縁膜11としてSiO: を常圧CVD装置で100Å ~5000A程度堆積する。この時層間絶縁膜11とし てはSIO,単層以外に、SIO,を2層、SIN,を単 層、SiO,とSIN,の2層などが考えられる。また、 **始積方法としては他にLP-CVD装置、プラズマCV** D装置、光CVD装置、ECR-SP装置やECR-プ ラズマCVD装置等が考えられる。堆積時の基板温度と しては450℃以下とする。さらに堆積時の基板温度を 400℃前後とすると、不純物注入後の活性化も同時に 行うことが可能であり、活性化工程の簡略化が図れる。 【0016】次に間図(g) に示すように、ゲート絶縁膜 7及び層間絶縁膜11の所定の位置に電極取り出し用の 穴を形成する。さらに、この穴を形成後に基板温度:3 00℃~400℃として水森プラズマ雰囲気の中に基板 を曝す処理を10分~240分間行う。この処理によ り、溶融結晶化された多結晶シリコン薄膜の粒界に存在 するダングリングポンドを水素原子でターミネートし、 電気特性の向上を図る。また、この水繋プラズマ処理は 層間絶縁膜堆積後に行ってもよい。さらに、この水索ブ ラズマ処理を行った後の工程では、基板温度を350℃ 以下で各処理を行うものとする。これは基板温度を35 0℃よりも高くすることで、ターミネートした水素原子 の再脱離を防止するためである。

【0017】次に同図(h)に示すように、ソース・ドレ イン電板12を所定の形状に形成する。

【0018】図3は、水素化アモルファスシリコン薄膜 を500人、1000人、1500人となるようにプラ ズマCVD装置で堆積して作製したp~ch多結晶シリ ゲート絶縁膜6としてSIO。を常圧CVD装置で10 50 コンTFTのレーザー・エネルギー密度と移動度 Mobi

3EF

20. Apr. 2007 14:05

5

lity)、閾値電圧(V t)の関係を示す。ドレイン電圧 は12V、W/Lは 48μ m/ 12μ mである。またト ランジスタの作製方法は、図1、図2に示すとうりで、

その時の作製条件を(表1)に示す。 [0019] 【表 1】

工程	処理条件
水素化アモルファスシリコン釋膜	基板温度: 2 7 0 ℃ 膜厚 : 5 0 0 A
•	
	1 0 0 0 A
	1 5 0 0 A
水素脱離処理	基板温度: 400℃
	処理時間: 9 0 分
溶融結晶化	XeClレーザー
ゲート絶縁膜: SiO2	毒板温度: 4.2.0℃
	膜厚 : 2000A
ゲート電極: Cr	膜厚 : 2000A
不純物ドーピング: B2 H6/H2	加速電圧: 60 k V
(非質量分離ドーピング法)	ドーズ量: 5 × 1 0 ¹⁵ / c m ²
層間絶縁膜:SIO2	基权温度: 4 2 0 ℃
2	膜厚 : 2000A
水素添加処理	基板温度: 3 0 0 ℃
(水素プラズマによる)	処理時間: 90分
取り出し電極:Al/Ti	膜厚T1: 1000A
(ソース・ドレイン)	膜厚A1:5000A

【0020】図3に示すように、水索化アモルファスシ リコン薄膜の膜厚が1000Aと1500人のものでは Mobilityのピーク付近でレーザー・エネルギー密度に依 存しない安定領域が存在する。また、1500AではMo bilityがピーク付近に違するレーザー・エネルギー密度 が500mJ/cm^t以上と高いため結晶化効率が悪 い。そこで、水素化アモルファスシリコン薄膜の膜原を 500人より大きく1500人より小さい値にすること 50 をレーザー光により溶融結晶化して多結晶シリコンを形

により、トランジスタ特性の安定した領域を有し、また 結晶化効率も良好な多結晶シリコンTFTを作製するこ とができる。

[0021]

【発明の効果】以上述べたところから明らかなように、 本発明は、

(1) 半導体薄膜 (水素化アモルファスシリコン薄膜等)

7 成することにより、低温 (<600℃) プロセスが可能 となり、基板選択の幅が広がる。

(2) 溶融結晶化する半導体薄膜(水素化アモルファスシリコン等)の膜厚を500Aより厚く1500Aより薄くすることにより、作製したトランジスタ特性の安定性及び均一性が向上する。

(3) また、半導体層に注入した不純物の活性化を薄膜堆 検時の蓄板加熱で行う場合には、活性化の工程の簡略化 が図れる。

【0022】という長所を有する。

【図面の簡単な説明】

(b)

【図1】本発明の一実施例における半導体装置の製造方法を示す一部の工程断面図である。

【図2】本発明の上記実施例における半導体装置の製造 方法を示す残りの工程断面図である。 【図3】本発明の一実施例により作製した多結晶シリコンTFTのトランジスタ特性である。

【符号の説明】


(5)

- 1 透光性基板
- 2 S i O¹
- 3 水素化アモルファスシリコン半導体層


[図2]

- 4 多結晶シリコン半導体層
- 5 レーザー光
- 6 ゲート絶縁膜
- 10 7 ゲート電極
 - 8 不純物
 - 9 ソース・ドレイン領域
 - 10 チャネル領域
 - 11 層開絶緑膜
 - 12 ソース・ドレイン電極

[2]1]



1 ガラス主義



- 3 水療化アモルファ
- 4 多数量シリコンキ
- (e) .
- 6 ゲート他自己
- 7 ゲート世祭

(1)

(g)


9 ソース・ドレイン


不負待




- 10 チャネル領域
- 11 超微能等度


12 ソース・ドレイン 電極





[图3]





フロントページの統令

(51) Int. CI. "

識別記号 庁内整理番号 FI

技術表示箇所

HO1L 21/268

21/324

Z P

(72)発明者 宮田 盘

大阪府門真市大字門真1006番地 松下電器

産業株式会社内